Prova finale del corso di Reti Logiche del Politecnico di Milano.
Progettazione e testing di un componente hardware descritto in VHDL che implementi una versione semplificata dell'algoritmo di equalizzazione dell'istogramma delle immagini.
-
Notifications
You must be signed in to change notification settings - Fork 0
Matte999x/progetto-reti-logiche-2021
Folders and files
| Name | Name | Last commit message | Last commit date | |
|---|---|---|---|---|
Repository files navigation
About
Prova finale del corso di Reti Logiche del Politecnico di Milano.